(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-243528 (P2003-243528A)

(43)公開日 平成15年8月29日(2003.8.29)


(51) Int.Cl.		識別記号		FΙ					Ť	-73-1*(参考	•)
H01L	21/8234			H0	1 L	27/08		331	E	5 F O 3 2	
	21/76					27/10		461		5F048	
	21/762					27/08		102	В	5 F 0 8 3	
	21/764							102	Н	5 F 1 1 0	
	21/8242					21/76			L		
		都	於簡求	有	節求	項の数19	OL	(全 16	頁)	最終頁に	続く
(21)出願番		特顏2002-35681(P2002-35681)		(71)	出願人	、 000003 株式会					
(22)出顧日		平成14年2月13日(2002.2.13)						油一丁目	1番	1号	
\/ L/ L		.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		(72)	発明者	f 山田				_ •	
				•				市磯子区	新杉	田町8番地	株
								浜事業所			••
				(72)	発明者	佐藤					
							-	市磁子区	新杉	田町8番地	株
								浜事業所			•
				(74)	代理人	100058	479				
		·		. ,		弁理士	鈴江	武彦	(\$\frac{1}{2}	6名)	
										最終頁に	絞く

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 応力による特性変化を防止できる半導体装置を提供すること。

【解決手段】 半導体基板10上に設けられ、半導体基板10と電気的に接続された第1半導体層13と、第1半導体層13の近傍に設けられ、半導体基板10と電気的に分離された第2半導体層12と、第1、第2半導体層13、12上にそれぞれ設けられ、第1、第2半導体層12、13の境界と平行に配置されたゲート電極16a、16dをそれぞれ有する第1、第2MOSトランジスタTR1、TR4とを具備することを特徴としている。



【特許請求の範囲】

【請求項1】 半導体基板上に設けられ、前記半導体基 板と電気的に接続された第1半導体層と、

前記第1半導体層の近傍に設けられ、前記半導体基板と 電気的に分離された第2半導体層と、

前記第1、第2半導体層上にそれぞれ設けられ、前記第 1、第2半導体層の境界と平行に配置されたゲート電極 をそれぞれ有する第1、第2MOSトランジスタとを具 備することを特徴とする半導体装置。

【請求項2】 前記第1、第2MOSトランジスタのゲ 10 基板と電気的に接続された第1半導体層と、 ート電極は、互いに平行になるよう配置されていること を特徴とする請求項1記載の半導体装置。

【請求項3】 前記第1MOSトランジスタのソース領 域は、前記第1、第2半導体層の境界に近接して設けら れることを特徴とする請求項1記載の半導体装置。

【請求項4】 前記第1MOSトランジスタのソース領 域は、前記第1半導体層と同電位であることを特徴とす る請求項1記載の半導体装置。

【讃求項5】 前記第2MOSトランジスタのソース領 域及びドレイン領域は、前記第2半導体層の底部に達し 20 ンジスタを更に備え、 ていることを特徴とする請求項1記載の半導体装置。

【請求項6】 半導体基板上に設けられ、前配半導体基 板と電気的に接続された第1半導体層と、

前記第1半導体層の近傍に設けられ、前記半導体基板と 電気的に分離された第2半導体層と、

前記第1、第2半導体層中のいずれか一方に設けられ、 前記第1、第2半導体層の境界から第1の距離だけ離隔 する第1 素子領域と、

前記第1、第2半導体層のうち、前記第1素子領域が設 けられた一方に設けられ、前記第1、第2半導体層の境 30 体装置。 界から、前記第1の距離よりも大きい第2の距離だけ離 隔する第2素子領域と、

前記第1索子領域中に設けられ、前記第1、第2半導体 層の境界と平行に配置されたゲート電極を有する第1M OSトランジスタと、

前記第2素子領域中に設けられ、前記第1MOSトラン ジスタのゲート電極と直交する方向に配置されたゲート 電極を有する第2MOSトランジスタとを具備すること を特徴とする半導体装置。

【請求項7】 前記第1MOSトランジスタのチャネル 40 とを具備することを特徴とする半導体装置。 領域とソース領域との接合部は、前記第1、第2半導体 層の境界から、少なくとも前記第2の距離だけ離隔して いることを特徴とする請求項6記載の半導体装置。

【請求項8】 前記第1、第2素子領域は、前記第1半 導体層中に設けられ、

前記第1MOSトランジスタのソース領域は、前記第 1、第2半導体層の境界に近接して設けられることを特 徴とする請求項6記載の半導体装置。

【請求項9】 前記第1、第2案子領域は、前記第1半 導体層中に設けられ、

前記第1MOSトランジスタのソース領域は、前記第1 半導体層と同電位であることを特徴とする請求項6記載 の半導体装置。

【請求項10】 前記第1、第2案子領域は、前記第2 半導体層中に設けられ、

前記第2MOSトランジスタのソース領域及びドレイン 領域は、前記第2半導体層の底部に達していることを特 徴とする請求項6記載の半導体装置。

【請求項11】 半導体基板上に設けられ、前記半導体

前記第1半導体層の近傍に設けられ、前記半導体基板と 電気的に分離された第2半導体層と、

前配第1半導体層中に設けられ、一部が前記第2半導体 層直下の前記半導体基板に達するように配置された第3 半導体層とを具備することを特徴とする半導体装置。

【請求項12】 前記第3半導体層の表面内に互いに離 隔して設けられたソース・ドレイン領域と、前記ソース ・ドレイン領域間の前記第3半導体層上にゲート絶縁膜 を介在して設けられたゲート電極とを有するMOSトラ

前記ゲート電極は前記第1、第2半導体層の境界と平行 に延設され、前記ソース領域は前記境界に近接して設け られていることを特徴とする請求項11記載の半導体装

【請求項13】 前記第3半導体層は、前記半導体基板 と同一導電型であることを特徴とする請求項11記載の 半導体装置。

【請求項14】 前記第3半導体層は、前記半導体基板 と同電位であることを特徴とする請求項11記載の半導

【請求項15】 半導体基板上に設けられ、前記半導体 基板と電気的に接続された第1半導体層と、

前記第1半導体層の近傍に設けられ、前記半導体基板と 電気的に分離された第2半導体層と、

前記第1、第2半導体層のいずれか一方に、前記第1、 第2半導体層の境界近傍を除いて設けられた半導体素子 群と、

前記第1、第2半導体層の境界近傍の前記第1、第2半 導体層上に設けられた、前記半導体素子のダミー案子群

【請求項16】 前記半導体索子と、前記ダミー素子と は互いに異なる構造を有することを特徴とする請求項1 5記載の半導体装置。

【請求項17】 前記半導体索子はメモリセルであるこ とを特徴とする請求項15記載の半導体装置。

【請求項18】 前記半導体基板上に設けられた絶縁膜 を更に具備し、

前記第2半導体層は、前記絶縁膜を介在して前記半導体 基板上に設けられていることを特徴とする請求項 1 、

50 6、11、15いずれか1項記載の半導体装置。

【請求項19】 前記第2半導体層は、空洞を介在して 前記半導体基板上に設けられていることを特徴とする請 求項1、6、11、15いずれか1項記載の半導体装 置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、半導体装置に関 するもので、特にSOI(Silicon On Insulator)基板、ま たはSON(Silicon on Nothing)基板を用いたシステムLSI に用いられる技術に関するものである。

[0002]

【従来の技術】SOIは、絶縁膜上にシリコン層を形成し た構造として、従来から広く知られている。このような SOI上に半導体索子を形成することにより、ロジック回 路の低消費電力化や動作速度の高速化を図る試みが、近 年、盛んに行われている。今後、例えばDRAM(Dynamic R andom Access Memory)を混載したシステムLSI等にも、S OIが用いられることが予想される。

【0003】ところで、SOL上に形成されたMOSトランジ スタは、チャネルが形成されるボディ領域の電位がフロ 20 ーティングとなることに起因した特異な動作現象を生じ ることがある。この現象は基板浮遊効果と呼ばれてい る。基板浮遊効果は、半導体素子におけるリーク電流や 関値電圧の変動の原因となる。従ってSOI上のMOSトラン ジスタは、リーク電流や閾値電圧に対して高度の制御性 を求める回路、例えばDRAMセルアレイやセンスアンプ等 には不向きである。他方、ディジタル動作を行うロジッ ク回路等に対しては、SOI上のMOSトランジスタが最適で ある。このようにSOIは、回路の種類毎に向き、不向き がある。

【0004】そとで、半導体基板上に部分的にSOIを形 成した構造(以下、部分SOI構造と呼ぶ)が提案されて いる。本構造は、半導体基板上の一部にSOIを形成し、S OIを設けた領域 (SOI領域) にロジック回路等を形成す る一方、SOIを設けない領域(バルク領域)にDRAMセル 等を形成するものである。部分SOI構造の形成方法につ いての提案は、特開平8-17694号、特開平10-303385号、 特開平8-316431号、特開平7-106434号、特開平11-23886 0号、特開2000-91534号、特開2000-243944号公報、Robe qy Digest of Technical Papers, pp.66-67、Hoらによ る2001 IEDM Technical Digest pp.503-506等に為され

【0005】部分SOI構造を用いれば、同一半導体基板 上において、SOI上のMOSトランジスタとシリコン基板上 のMOSトランジスタとを、半導体索子の特性によって使 い分けることが出来る。従って、システムLSIの高速・ 髙性能化が実現できる。

[0006]

【発明が解決しようとする課題】しかしながら、SOI領

域とバルク領域との境界付近では、境界の形成方法や基 板構造の変化に伴って応力が発生する。この応力は、電 子やホールの移動度の変化や、結晶欠陥の発生の原因と なる。その結果、上記従来の部分SOI構造であると、SOI 領域とバルク領域との境界に接して存する半導体索子の

【0007】との発明は、上記事情に鑑みてなされたも ので、応力による特性変化を防止できる半導体装置を提 供することにある。

特性が変化するという問題があった。

[0008] 10

【課題を解決するための手段】この発明に係る半導体装 置は、半導体基板上に設けられ、前記半導体基板と電気 的に接続された第1半導体層と、前記第1半導体層の近 傍に設けられ、前記半導体基板と電気的に分離された第 2半導体層と、前記第1、第2半導体層上にそれぞれ設 けられ、前記第1、第2半導体層の境界と平行に配置さ れたゲート電極をそれぞれ有する第1、第2MOSトラ ンジスタとを具備することを特徴としている。

【0009】上記構成の半導体装置であると、第1、第 2MOSトランジスタは、第1、第2半導体層の境界と 平行に配置されたゲート電極を有している。従って、第 1、第2MOSトランジスタは前記境界で発生する応力 の作用を受けない。その結果、応力による第1、第2M OSトランジスタの特性変化を防止できる。同時に、第 1、第2MOSトランジスタを境界に近接して配置する ことが出来る。

【0010】また、この発明に係る半導体装置は、半導 体基板上に設けられ、前記半導体基板と電気的に接続さ れた第1半導体層と、前記第1半導体層の近傍に設けら 30 れ、前記半導体基板と電気的に分離された第2半導体層 と、前記第1、第2半導体層中のいずれか一方に設けら れ、前記第1、第2半導体層の境界から第1の距離だけ 離隔する第1索子領域と、前記第1、第2半導体層のう ち、前記第1累子領域が設けられた一方に設けられ、前 記第1、第2半導体層の境界から、前記第1の距離より も大きい第2の距離だけ離隔する第2素子領域と、前記 第1累子領域中に設けられ、前記第1、第2半導体層の 境界と平行に配置されたゲート電極を有する第1MOS トランジスタと、前記第2素子領域中に設けられ、前記 rt Hannonらによる、2000 Symposium on VLSI Technolo 40 第1MOSトランジスタのゲート電極と直交する方向に 配置されたゲート電極を有する第2MOSトランジスタ とを具備することを特徴としている。

> 【0011】上記構成の半導体装置であると、第1、第 2MOSトランジスタは、第1、第2半導体層の境界と 平行に配置されたゲート電極を有している。そして、第 1MOSトランジスタは第2MOSトランジスタよりも 前記境界に近接して配置されている。従って、境界で発 生する応力による第1、第2MOSトランジスタの特性 変化を防止しつつ、デッドスペースを低減できる。

50 【0012】更にこの発明に係る半導体装置は、半導体

基板上に設けられ、前記半導体基板と電気的に接続された第1半導体層と、前記第1半導体層の近傍に設けられ、前記半導体基板と電気的に分離された第2半導体層と、前記第1半導体層中に設けられ、一部が前記第2半導体層直下の前記半導体基板に達するように配置された第3半導体層とを具備することを特徴としている。

【0013】上記構成の半導体装置であると、第3半導 ある。すなわち、素子領域AA1、AA4は、安全距離未満の体層の一部は、第1、第2半導体層の境界を超えて、第 2半導体層直下の半導体基板中に達している。そのた め、第3半導体層内に形成されるべき半導体素子を、第 10 1、第2半導体層の境界に近接して配置できるととな り、その結果デッドスペースを低減できる。 【0020】次に図1に示す半導体装置の断面構造につ

【0014】更にこの発明に係る半導体装置は、半導体基板上に設けられ、前記半導体基板と電気的に接続された第1半導体層と、前記第1半導体層の近傍に設けられ、前記半導体基板と電気的に分離された第2半導体層と、前記第1、第2半導体層のいずれか一方に、前記第1、第2半導体層の境界近傍を除いて設けられた半導体素子群と、前記第1、第2半導体層の境界近傍の前記第1、第2半導体層上に設けられた、前記半導体素子のダ20ミー素子群とを具備することを特徴としている。

【0015】上記のような半導体装置であると、第1、第2半導体層の境界部分にダミー素子群が配置されている。すなわち、第1、第2半導体層の境界部分で発生する応力が強い領域に、ダミーの半導体素子を形成している。従って、応力による半導体素子の特性変化を防止しつ、デッドスペースを削減することが可能となる。【0016】

【発明の実施の形態】以下、との発明の実施形態を図面を参照して説明する。との説明に際し、全図にわたり、 共通する部分には共通する参照符号を付す。

【0017】この発明の第1の実施形態に係る半導体装置について、図1を用いて説明する。図1は、部分SOI 構造を有する半導体装置の平面図である。

【0018】図示するように、半導体装置1はバルク領域とSOI領域とを有している。バルク領域及びSOI領域内には、素子分離領域STIによって互いに電気的に分離された案子領域AAI乃至AA6が設けられている。案子領域AAI乃至AA6には、MOSトランジスタTRI乃至TR6がそれぞれ設けられている。MOSトランジスタTRI乃至TR6は、それぞれゲート電極16aJ)至16fを有している。MOSトランジスタTRI、TR2、TR4、TR5のゲート電極16a、16b、16d、16eは、バルク領域とSOI領域との境界線と平行に配置されており、MOSトランジスタTR3、TR6のゲート電極16c、16fは、バルク領域とSOI領域との境界線と直交するように配置されている。

【0019】また、素子領域AAIは、バルク領域とSOI領域との境界から、所定の距離のだけ離隔しており、素子領域AA2、AA3は、バルク領域とSOI領域との境界から、所定の距離のだけ離隔している。また素子領域AA4は、

バルク領域とSOI領域との境界から所定の距離は、だけ離隔しており、素子領域AAS、AAGは、バルク領域とSOI領域との境界から、所定の距離の、だけ離隔している。距離の、位、は、バルク領域とSOI領域との境界で発生する応力の影響を回避出来る安全距離である。この安全距離については後述する。なお、d1<の、d1、くの、である。すなわち、素子領域AA1、AAAは、安全距離未満の距離で、境界と隣接している。但し、バルク領域とSOI領域との境界から、MOSトランジスタTR1、TR4のチャネル領域までの距離は、それぞれ安全距離の、の、以上に設定されている。

6

【0020】次に図1に示す半導体装置の断面構造につ いて、図2(a)乃至(c)を用いて説明する。図2 (a) 乃至(c) は、図1 におけるそれぞれx1-x1' 線、X2-X2'線、X3-X3'線に沿った断面図である。 【0021】図示するように、シリコン基板10には部分 的にSOI構造が設けられている。すなわち、シリコン基 板10の一部領域上には絶縁層11が設けられ、絶縁層11上 には半導体層12が設けられている。 絶縁層11は例えばシ リコン酸化膜であり、以後BOX(Buried Oxide)層と呼 ぶ。また半導体層12は例えばシリコン層であり、以後50 1層と呼ぶ。またシリコン基板10の他方の領域上には半 導体層、例えばシリコン層13が設けられている。以上の ように、シリコン基板10上のBOX層11及びSOI層12を含む SOI構造が設けられた領域がSOI領域、シリコン基板10上 にシリコン層13が設けられた領域がバルク領域である。 SOI層12は、BOX層11によってシリコン基板10と電気的に 分離されており、他方、シリコン層13は、シリコン基板 10と電気的に接続されている。バルク領域及びSOI領域 30 には、累子領域AA1乃至AA3並びに累子領域AA4乃至AA6が それぞれ設けられており、各素子領域AA1乃至AA6は素子 分離領域STIによって取り囲まれている。なお、SOI領域 内の素子分離領域STI、及びバルク領域とSOI領域との境 界部分の素子分離領域STIは、少なくともBOX層11に達す るようにして形成されている。

【0022】前述のように、素子領域AA1乃至AA6にはMO SトランジスタTR1乃至TR6がそれぞれ設けられている。 素子領域AA1乃至AA3内に設けられたMOSトランジスタTR1 乃至TR3は、ソース・ドレイン領域、及びゲート電極を 40 それぞれ有している。MOSトランジスタTR1、TR2のソース領域14a、14b、ドレイン領域15a、15kは、各素子領域 AA1、AA2内のシリコン層13表面に、互いに離隔するようにして設けられている。そしてMOSトランジスタTR1、TR 2のゲート電極16a、16kは、それぞれソース領域14aとドレイン領域15bとの間のシリコン層13上に、図示せぬゲート絶縁 膜を介在して設けられている。なお、MOSトランジスタT R1は、ソース領域14aがバルク領域とSOI領域との境界に 近接するように設けられ、且つソース領域14aはシリコン層13と同電位とされている。MOSトランジスタTR3につ

いても、図示せぬソース・ドレイン領域が案子領域AA3 内のシリコン層13表面に互いに離隔して設けられてい る。そして、ソース・ドレイン領域間のシリコン層13上 に、図示せぬゲート絶縁膜を介在してゲート電極16cが 設けられている。素子領域AA4乃至AA6内に設けられたMO SトランジスタTR4乃至TR6も、ソース・ドレイン領域、 及びゲート電極をそれぞれ有している。MOSトランジス タTR4、TR5のソース領域14d、14e、ドレイン領域15d、1 5eは、各索子領域AA4、AA5内のシリコン層13表面に、互 いに離隔するようにして設けられている。そしてMOSト ランジスタTR4、TR5のゲート電極16d、16eは、それぞれ ソース領域14dとドレイン領域15dとの間、及びソース領 域14eとドレイン領域15eとの間のシリコン層13上に、図 示せぬゲート絶縁膜を介在して設けられている。MOSト ランジスタTR6についても、図示せぬソース・ドレイン 領域が素子領域AA6内のシリコン層13表面に互いに離隔 して設けられている。そして、ソース・ドレイン領域間 のシリコン層13上に、図示せぬゲート絶縁膜を介在して ゲート電極16fが設けられている。なお、素子領域AA4及 びAA5中のソース領域14d、14e、ドレイン領域15d、15 e. 及び素子領域AA6中の図示せぬソース・ドレイン領域 は、その底部がBOX層11に達するようにして設けられて いる。

【0023】次に、図1の説明で述べた「安全距離」に ついて、図3を用いて説明する。図3は、部分SOI構造 を有する半導体装置の断面図であり、特にバルク領域に ついて示している。図示するように、バルク領域とSOI 領域との境界に近接して、バルク領域にMOSトランジス タが設けられているとする。従来技術で説明したよう に、バルク領域とSOI領域との境界付近では、境界の形 成方法や基板構造の変化に伴って応力が発生する。図3 において、バルク領域とSOI領域との境界から延びる矢 印F1は応力を表している。この応力F1は、結晶欠陥やリ ーク電流の発生原因となることは前述の通りである。図 3の例であると、応力が領域B1のソース領域14aとシリ コン層13との間のpn接合に作用すると、ソース領域14a とシリコン層13との間に流れるリーク電流が発生する。 このことはSOI領域でも同様である。応力は境界部分で 最も強く、境界から離れるに従って減衰していく。する と、境界から然るべき距離、すなわち、作用する応力が 十分に減衰される程度の距離だけ離して、半導体素子を 配置することが、半導体素子の信頼性維持の観点から望 ましいことが分かる。上記のように、応力が半導体索子 に影響を与えない程度に減衰する、境界からの距離が、 「安全距離」である。本実施形態における累子領域AA 2、AA3、AA5、AA6は、バルク領域とSOI領域との境界か ら、それぞれパルク領域、SOI領域における安全距離d 2、 d2' だけ離隔して配置されている。

【0024】なお、応力分布の一例を図4に示す。図4は、バルク領域とSOI領域との境界からの距離と、作用

する応力の強さとの関係を示すグラフである。縦軸は応力を示しており、正の値は圧縮応力を、負の値は引っ張り応力を示す。横軸は距離を示しており、正の値はバルク領域、負の値はSOI領域であることを示す。図示するように、応力は境界部分で最も強く、境界から離れるに従って減衰していくことが分かる。

【0025】上記のように、本実施形態に係る半導体装置であると、紫子領域AA2、AA3、AA5、AA6を、バルク領域とSOI領域との境界から、安全距離の、の、たけ離隔10 して配置している。そのため、バルク領域とSOI領域との境界で発生する応力は、紫子領域AA2、AA3、AA5、AA6内においては十分に減衰している。従って、応力が紫子領域に悪影響を及ぼすことを回避出来る。その結果、応力による半導体装置の特性変化を防止でき、ひいては半導体装置の信頼性を向上できる。

【0026】また、素子領域AA1、AA4において、MOSトランジスタTR1、TR4のゲート電極16a、16dを、バルク領域とSOI領域との境界線と平行に配置している。その結果、応力による半導体装置の特性変化を防止しつつ、素20子領域をバルク領域とSOI領域との境界に近接するように配置出来、デッドスペースを削減することが出来る。この点について、図5を用いて説明する。図5は部分SOI構造を有する半導体装置の断面図である。

【0027】まずバルク領域について説明する。バルク 領域とSOI領域との境界に近接するソース領域14aは、一 般的にシリコン層13と同電位に設定される。すると、ソ ース領域14aとシリコン層13との間には電位差が無いた め、図示するような応力F1が発生して、ソース領域14a とシリコン層13との接合部に結晶欠陥が生じた場合であ っても、リーク電流は発生し難い。すなわち、ソース領 域14aとシリコン層13との接合部に作用する応力は、半 導体装置の特性に大きな影響を与えるものではない。従 って、ソース領域14aが形成される領域は、境界からの 安全距離 42未満の距離 41で配置されることが可能であ る。換言すれば、索子領域AA1と境界との距離c1を安全 距離d2未満にすることが可能である。ソース領域14aと シリコン層13との接合部分に作用する応力F1の考慮が不 要であるとすると、次に考慮すべきなのが、チャネル領 域17に作用する応力F2である。チャネル領域17内におい 40 て応力が作用した領域82では、キャリアの移動度が変化 する。また応力を原因として発生した結晶欠陥は、チャ ネル領域の不純物濃度プロファイルを変化させる。更に はゲート絶縁膜の耐圧を劣化させる。これらはMOSトラ ンジスタの特性を大幅に変化 (悪化) させる要因とな る。従って、チャネル領域17が応力の作用を受けないよ うに紫子領域AA1を配置する必要がある。すなわち、図 1及び図2(a)に示すように、バルク領域とSOI領域 との境界と、チャネル領域17との間の距離を安全距離d2 以上にすれば、応力がMOSトランジスタの特性に悪影響 50 を及ぼすことを回避出来る。

【0028】次にSOI領域について説明する。SOI領域内 のMOSトランジスタのソース・ドレイン領域14d、15d は、一般的にBOX層11に達するように形成される。する と、図中の領域B3ではソース・ドレイン領域14d、15dが 80x億11に接しているため、例え応力F1が作用してもリ ーク電流は発生しない。従って、SOI領域においても考 虚すべき応力は、チャネル領域17亿作用する応力F2であ る。すなわち、図1及び図2(a)に示すように、バル ク領域とSOI領域との境界と、チャネル領域17との間の 距離を安全距離d2'以上にすれば、応力がMOSトランジ スタの特性に悪影響を及ぼすことを回避出来る。図1及 び図2(a)では、ソース領域14bが境界に近接してい る場合を示しているが、勿論、ドレイン領域15bが境界 に近接していても良い。

【0029】図6は、距離d2、d2'と、領域AA1、AA4に 設けられたMOSトランジスタの閾値電圧の変化量ΔVthと の関係を示している。縦軸は、バルク領域とSOI領域と の境界から十分に離隔した位置に設けたMOSトランジス タの閾値電圧からの変化量を示している。横軸は距離を 値はSOI領域におけるd2'である。安全距離d2、d2' は、境界構造やプロセスによって変動するが、例えば図 示するように、α2、α2゜= 1μm程度まで近づけても、 閾値電圧は殆ど不変であることが分かる。

【0030】本来、半導体素子の信頼性の維持という観 点からは、半導体素子と境界との距離を、可能な限り大 きくすることが望ましい。しかし、半導体素子と上記境 界との距離を大きくすることは、同時に素子領域として 使用困難な無駄な領域(デッドスペース)が増加すると とに繋がる。デッドスペースが増加する結果、半導体装 30 置のコストが上昇する。すなわち、コストの低減という 観点からは、半導体素子と上記境界との距離を、可能な 限り小さくすることが望ましい。しかし本実施形態に係 る半導体装置によれば、素子領域内のMOSトランジスタT R1、TR4に対する応力の影響を回避しつつ、境界と素子 領域AA1、AA4との間の距離を、安全距離d2、d2'よりも 小さく出来る。すなわち、相反する関係にある半導体素 子の信頼性維持と、コスト低減とを両立させることが出 来る。

【0031】上記のように、本実施形態によれば、素子 領域をバルク領域とSOI領域との境界から十分な安全距 離だけ離隔して配置することにより、境界で発生する応 力による、半導体装置の特性変化を防止できる。また、 チャネル領域をバルク領域とSOI領域との境界から安全 距離だけ離隔して配置することにより、素子領域が境界 と離隔する距離を安全距離未満にすることが出来る。そ のため、応力による半導体装置の特性変化を防止しつ つ、同時にデッドスペースの増加を防止することも出来 る。

【0032】次にこの発明の第2の実施形態に係る半導 50 SトランジスタTR7、TR&は、ソース領域14g、14h、ドレ

体装置について説明する。本実施形態に係る半導体装置 は、上記第1の実施形態において、バルク領域とSOI領 域との境界に隣接するバルク領域内の紫子領域にウェル 領域を有するものである。まず図7を用いて本実施形態 に係る半導体装置の平面構造を説明する。図7は、部分 SOI構造を有する半導体装置の平面図である。

10

【0033】図示するように、バルク領域及びSOI領域 内には、素子分離領域STIによって互いに電気的に分離 された累子領域AA7乃至AA10が設けられている。累子領 10 域AA7乃至AA10には、MOSトランジスタTR7乃至TR10がそ れぞれ設けられている。MOSトランジスタTR7乃至TR10 は、それぞれバルク領域とSOI領域との境界線と平行に 配置されたゲート電極16g乃至16jを有している。

【0034】また、素子領域AA7はバルク領域とSOI領域 との境界から距離d1だけ離隔し、且つMOSトランジスタT R7のチャネル領域が、バルク領域とSOI領域との境界か ら、安全距離ぬだけ離隔するように形成されている。素 子領域AA8は、バルク領域とSOI領域との境界から距離d3 だけ離隔するようにして形成されている。なお、d3>d2 示しており、正の値はバルク領域における距離d2、負の 20 である。また、素子領域AA9、AA10は、バルク領域とSOI 領域との境界から距離 d'だけ離隔しており、素子領域 AA9、AA10は、バルク領域とSOI領域との境界から、所定 の距離d1、だけ離隔し、且つMOSトランジスタTR9、TR10 のチャネル領域が、バルク領域とSOI領域との境界か ら、安全距離の'だけ離隔するように形成されている。 【0035】次に図7に示す半導体装置の断面構造につ いて、図8(a)、(b)を用いて説明する。図8 (a)、(b)は、図7におけるそれぞれX4-X4^{*}線、X 5-X5 線に沿った断面図である。

> 【0036】図示するように、p型シリコン基板10には 部分的にSOI構造が設けられている。SOI構造については 上記第1の実施形態と同様であるので説明は省略する。 バルク領域及びSOI領域には、索子領域AA7、AA8及び素 子領域AA9、AA10がそれぞれ設けられており、各索子領 域AA7乃至AA10は素子分離領域STIによって取り囲まれて いる。索子領域AA9、AA10については、上記第1の実施 形態における素子領域AA4と同一であるの説明は省略 し、以下では素子領域AA7、AA8についてのみ説明する。 【0037】前述の通り、素子領域AA7、AA8は、バルク 40 領域とSOI領域との境界から、それぞれ距離d1、d3だけ 離隔して設けられている。そして累子領域AA7、AA8内に は、シリコン層13表面からシリコン基板10に達するよう に、p型ウェル領域18が設けられ、更にMOSトランジスタ TR7、TR8がそれぞれ設けられている。素子領域AA7内の ウェル領域18は、その一部が隣接するSOI領域内のシリ コン基板10中に達するように設けられている。索子領域 AA8内のp型ウェル領域18は、p型ウェル領域18の、パル ク領域とSOI領域との境界に近接する端部が、前記境界 から安全距離のだけ離隔するように形成されている。MO

イン領域15g、15h、及びゲート電極16g、16hをそれぞれ 有している。ソース領域14g、14h、ドレイン領域15g、1 5hは、ウェル領域18の表面に、互いに離隔するようにし て設けられている。ゲート電極16g 16hは、それぞれソ ース領域14gとドレイン領域15g、及びソース領域14hと ドレイン領域15hとの間のウェル領域18上に、図示せぬ ゲート絶縁膜を介在して設けられており、バルク領域と SOI領域との境界線と平行に配置されている。MOSトラン ジスタTR7は、ソース領域14gが境界に近接するようにし て形成されており、ソース領域14dはp型ウェル領域18と 10 同電位に設定される。更にp型ウェル領域18はシリコン 基板10と同電位に設定される。

11

【0038】上記のように、本実施形態に係る半導体装 置によれば、図7における素子領域AA8において、ウェ ル領域18をパルク領域とSOI領域との境界から安全距離d 2だけ離隔させている。MOSトランジスタの特性制御のた めに、シリコン基板10(及びシリコン層13)中にウェル 領域18を設けることは一般に広く行われていることであ る。この場合には、バルク領域とSOI領域との境界で発 生する応力が、ウェル領域18とシリコン基板10との境界 20 して図9 (a) 乃至(c) を用いて説明する。図9 部分に与える影響を考慮しなければならない。このウェ ル領域18とシリコン基板10との境界を、バルク領域とSO I領域との境界から、上記第1の実施形態で説明した安 全距離のだけ離隔させることで、ウェル領域18とシリコ ン基板10との境界に作用する応力を十分に減衰させると とが出来る。そのため、応力がウェル領域に悪影響を及 ぼすことを回避出来る。その結果、応力による半導体装 置の特性変化を防止でき、ひいては半導体装置の信頼性 を向上できる。

【0039】更に本実施形態に係る半導体装置によれ ば、図7における素子領域AA7において、シリコン基板1 0及びシリコン層13と同電位・同導電型のp型ウェル領域 18を、隣接するSOI領域内にまで延設している。ウェル 領域18は通常、シリコン基板10深くまで形成する必要が あり、一般的にはイオン注入とアニールによって形成さ れる。そのため、ウェル領域は横方向に大きく拡がった 形状を有することが通常である。すると、素子領域AA8 のような配置方法であると、デッドスペースが大きくな る恐れがある。図8(b)において、距離d3に相当する 領域BSがデッドスペースである。

【0040】図7における素子領域AA7であると、第1 の実施形態と同様に、ソース領域14gとシリコン層13と の接合部分に作用する応力は、MOSトランジスタに影響 を殆ど与えない。更に、p型ウェル領域18とシリコン基 板10とは、同電位・同導電型である。従って、ソース領 域14aとシリコン層13との接合の場合と同様に考えると とが出来、応力によってウェル領域18とシリコン基板10 との接合部分に結晶欠陥等が生じた場合でも、MOSトラ ンジスタは影響を受け難い。その結果、第1の実施形態 と同様に、バルク領域とSOI領域との境界と、チャネル

領域17との間の距離を安全距離は以上にすれば、応力に よるMOSトランジスタの特性変化を防止できる。すなわ ち、バルク領域とSOI領域との境界と素子領域AA7との間 の距離を、安全距離のよりも小さい距離のにすることが 出来る。そしてその場合には、p型ウェル領域18の一部 が、隣接するSOI領域にまで潜り込むことになる。しか し、SOI領域まで伸びたウェル領域18は、SOI領域内の素 子領域とはBOX層11によって絶縁されているため、半導 体装置に悪影響を及ぼすことは無い。

【0041】上記のように、本実施形態によれば、ウェ ル領域を有するMOSトランジスタの場合であっても、バ ルク領域とSOI領域との境界で発生する応力による半導 体装置の特性変化を防止できる。また同時にデッドスペ ースの増加を防止することも出来る。特にウェル領域を 用いる場合にはデッドスペースが大きくなりがちである ので、本実施形態が有効である。

【0042】なお上記第1、第2の実施形態において、 半導体層13は、シリコン基板10の一部であっても良い。 この点について、第1、第2の実施形態の第1変形例と (a)乃至(c)は部分SOI構造の製造工程の一部を順 次示す断面図である。

【0043】まず図9(a)に示すように、シリコン基 板10上に例えばシリコン酸化膜等のマスク材19を形成す る。その後フォトリソグラフィ技術とエッチング技術と によって、SOI領域となるべき領域のマスク材19を除去 する。引き続き、シリコン基板10中に、酸素イオンを注 入する。次にアニールを施すことにより、注入した酸素 原子を活性化させる。すると、図9(b)に示すよう 30 に、酸素イオンを注入した領域にBOX層11が形成され る。以上のような方法により部分SOI構造を形成した場 合には、シリコン基板10の一部が上記第1、第2の実施 形態におけるSOI層12及びシリコン層13として機能す

【0044】なお、上記製造方法はSIMOX(Separation b y Implanted Oxygen)法として良く知られている。この 方法であると、SOI層12を厚く形成し難い。そのため、 図9(c)に示すように、引き続きシリコン層20をシリ コン基板10上にエピタキシャル成長する場合がある。と 40 の場合には、シリコン基板10及びシリコン層20が、SOI 層12及びシリコン層13として機能する。

【0045】図10 (a) 乃至 (c) は、第1、第2の 実施形態の第2変形例を説明するためのもので、部分SO I構造の製造工程の一部を順次示す断面図である。

【0046】まず図10(a)に示すように、シリコン 基板10、BOX層11、及びSOI層12を含むSOI基板を形成す る。SOI基板は上述のSIMOX法により形成しても良いし、 シリコン基板の張り合わせによって形成しても良い。次 に図10(b)に示すように、バルク領域となるべき領 50 域のSOI層12及びBOX層11を除去する。その後図10

(c) に示すように、バルク領域のシリコン基板10上 に、シリコン層13をエピタキシャル成長する。以上のよ うな方法により部分SOI構造を形成した場合には、シリ コン基板10の一部、またはシリコン基板10亿張り合わせ たシリコン基板が、上記第1、第2の実施形態における SOI層12として機能する。また、シリコン層13は、シリ コン基板10上に成長されたエピタキシャル層である。 【0047】図11は、上記第1、第2の実施形態の第 3変形例に係る半導体装置の平面図である。図示するよ うに、パルク領域には索子領域AA11乃至AA13が設けら れ、SOI領域には索子領域AA14乃至AA16が設けられてい る。 索子領域AA11と索子領域AA14は、上記第1、第2の 実施形態と同様に、バルク領域とSOI領域との境界に対 して対向して設けられている。しかし、衆子領域AA12と 素子領域AA15のように、境界線に対して互いに対向して おらず、位置的にずれていても構わない。更に、ゲート 電極は境界線と平行に延設されていれば良く、素子領域 AA13及び素子領域AA16のような向きにMOSトランジスタ が設けられていても良い。

13

4変形例に係る半導体装置の平面図である。本変形例 は、上記第3変形例において、バルク領域とSOI領域と の境界の角部に着目したものである。図示するように、 パルク領域とSOI領域との境界の角部に隣接して、パル ク領域内に紫子領域AA17が設けられている。そして、紫 子領域AA17内にはいずれか一方の境界と平行に配置され たゲート電極16qを有するMOSトランジスタTR17が設けら れている。通常、部分SOI構造の平面形状における角部 は、その製造過程において、円弧状に変形する。よっ て、境界角部に隣接してMOSトランジスタを配置する場 合には、図示するように、境界角部からチャネル領域ま での距離を安全距離d2以上にしておくことが重要であ る。

【0049】次にとの発明の第3の実施形態に係る半導 体装置について、図13を用いて説明する。図13は、 部分SOI構造を用いたDRAM混載型システムLSIの平面図で ある。

【0050】図示するように、上記第1、第2の実施形 態で説明した部分SOI構造におけるバルク領域にはDRAM セルアレイが設けられ、SOI領域にはロジック回路が設 けられている。そして、バルク領域とSOI領域との境界 領域に、DRAMセルのダミーパターンが設けられている。 【0051】図14は、図13における領域B6の拡大図 である。図示するように、バルク領域中には複数の索子 領域AAが千鳥状に配置されている。図14において斜線 の付された領域が素子領域AAを示している。素子領域AA 以外の領域には素子分離領域STIが設けられている。素 子領域は、長手方向がSF (F: 最小加工寸法)、長手方 向に直交する方向が1Fの幅で形成されている。DRAMセル アレイは、索子領域AA内に設けられたセルトランジスタ 50 ト電極16を取り囲むようにして設けられている。また、

と、素子領域AAの長手方向の両端部に接するようにして 設けられたトレンチ型のセルキャパシタTCとを有するメ モリセルを複数備えている。そして、ビット線コンタク トプラグBCを介して、同一列に位置するメモリセルに電 気的に接続された複数のビット線BLが、索子領域AAの長 手方向に沿って設けられている。更に、同一行のセルト ランジスタのゲート電極に電気的に接続された複数のワ ード線WLが、素子領域AAの長手方向に直交する方向に沿 って設けられている。

【0052】バルク領域とSOI領域との境界領域には、D RAMセルと同様のバターンの素子領域AAが形成されてい る。この素子領域はDRAMセルの形成には使用されないダ ミーパターンである。DRAM等では、膨大な数のメモリセ ルが規則性を持ってアレイ状に配置されている。しか し、DRAMセルアレイ端部ではその規則性が崩れる。する と、DRAMセルアレイ端部におけるリソグラフィ条件やエ ッチング条件に変動が起こり易くなり、メモリセルとし ての信頼性の維持が困難となる。そのため、DRAMセルア レイの外部に、DRAMセルアレイと同一パターンのダミー 【0048】図12は、上記第1、第2の実施形態の第 20 パターンを形成することにより、DRAMセルアレイ内のメ モリセルの信頼性を維持する手法が広く用いられてい る。本実施形態では、このダミーバターンを、バルク領 域とSOI領域との境界領域に設けている。

> 【0053】SOI領域中にはロジック回路が設けられ る。ロジック回路の構成については省略する。

【0054】次に図14に示すシステムLSIの断面構造

について、図15を用いて説明する。図15は、図14 におけるX6-X6 線方向に沿った断面図である。まずバ ルク領域内のDRAMセルアレイの構造について説明する。 【0055】p型シリコン層13及びp型シリコン基板10中 には、トレンチキャパシタTC形成用のトレンチ21が設け られている。このトレンチ21の上部を除いた内周面上に はキャパシタ絶縁膜22が設けられている。更にトレンチ 21の上部を除いた内周面上で、且つキャパシタ絶縁膜22 よりも上部には、キャパシタ絶縁膜22よりも膜厚の大き いカラー酸化膜23が設けられている。また、トレンチ21 内にはストレージノード電極24がトレンチ21内部を途中 まで埋め込むようにして設けられ、ストレージノード電 極24上に更に導電体層25が設けられている。また、トレ 40 ンチ21内の開口近傍に低抵抗の導電体層26が更に設けら れている。そして、シリコン基板10中にキャパシタ絶縁 膜22と接するようにしてn^{*}型不純物拡散層27が設けられ ている。このn^{*}型不純物拡散層27はプレート電極として 機能するものである。更にシリコン基板10中には、複数 のn'型不純物拡散層27と共通接続されたn型ウェル領域2 ア が設けられている。以上のようにして、トレンチ型 のセルキャパシタTCが形成されている。

【0056】シリコン層13上には、ゲート絶縁膜28を介 在してゲート電極16が設けられており、絶縁膜29がゲー

シリコン層13表面内にパ型ソース・ドレイン領域14、15 が設けられることによりセルトランジスタが形成されて いる。そして、セルトランジスタのソース領域14とセル キャパシタTCの導電体層26とが電気的に接続されてい る。以上のようなセルトランジスタとセルキャパシタと を含むDRAMセルが、DRAMセルアレイ内に複数設けられて いる。またDRAMセルは、素子分離領域STIによって電気 的に互いに分離された紫子領域AA内に2個づつ配置さ れ、ドレイン領域15を共有している。

て、シリコン層13上に層間絶縁膜30が設けられている。 層間絶縁膜30内には、層間絶縁膜30表面からドレイン領 域15に達するビット線コンタクトプラグBCが設けられて いる。なお、ピット線コンタクトプラグと接するドレイ ン領域26内には髙不純物濃度のn''型コンタクト領域31 が設けられている。そして層間絶縁膜30上に、ビット線 コンタクトプラグBCと電気的に接続されたビット線BLが 設けられている。

【0058】バルク領域とSOI領域との境界領域には、D RAMセルと同様のパターンの素子領域AAが形成されてい るのみであり、半導体索子は形成されていない。但し、 セルトランジスタのn'型不純物拡散層27と接続されるn 型ウェル領域27 が、ダミーパターン内において、シリ コン層13の表面に達するように形成されている。この領 域において、n型ウェル領域27 にプレート電位が与え られる。そして上記DRAMセルアレイ、ダミーパターン、 及びロジック回路を層間絶縁膜32が被覆している。

【0059】本実施形態に係る半導体装置によれば、ダ ミーパターンをバルク領域とSOI領域との境界部分に配 置している。第1、第2の実施形態でも説明したとお り、バルク領域とSOI領域との境界部分は応力が強く作 用するため、半導体素子を形成するには適さないデッド スペースとなる。他方、ダミーパターンはセルアレイ等 の信頼性を維持するために必要不可欠なものであるが、 それ自体は半導体素子として機能するものではない。そ のため、ダミーパターンが形成される領域もデッドスペ ースとなる。そとで、ダミーパターンをバルク領域とSO I領域との境界部分に設けることにより、応力によるセ ルアレイの特性変化を防止しつつ、デッドスペースを削 減することが可能となる。

【0060】なお、本実施形態ではパルク領域とSOI領 域との境界部分には素子領域AAを設けるのみであった が、図16に示すように、更にトレンチキャパシタを形 成しても良い。勿論、ダミーのメモリセルを形成しても 良い。但し、トレンチ21の形成時にBOX層11がエッチン グの妨げになる等の問題がある場合には、図14に示す ようにトレンチキャパシタは設けない方が好ましい。勿 論、スタック型のセルキャパシタを用いたメモリセル構 造でも構わない。勿論、本実施形態は半導体記憶装置を 有するLSIに限られず、ダミーパターンを必要とするよ

うなアレイ状に配置された半導体索子を複数有するよう な半導体装置であれば、広く一般に適用できる。

【0061】次にこの発明の第4の実施形態に係る半導 体装置について図17を用いて説明する。図17は、部 分的にSON構造が設けられた半導体装置の平面図であ る。本実施形態は、上記第1の実施形態に係る索子領域 の配置を、部分SOI構造の代わりに部分的にSON構造を設 けた半導体装置に適用したものである。

【0062】図示するように、半導体装置1はパルク領 【0057】そして、上記DRAMセルを被覆するようにし 10 域とSON領域とを有している。SONとは、空洞領域上に設 けられたシリコン層のことであるが、詳細については後 述する。バルク領域及びSON領域内には、累子分離領域S TIによって互いに電気的に分離された素子領域AA18乃至 AA23が設けられている。素子領域AA18乃至AA23には、MO SトランジスタTR18乃至TR23がそれぞれ設けられてい る。なお、平面構造については、素子領域AA18乃至AA23 は、上記第1の実施形態における素子領域AA1乃至AA6と 同様であるの説明は省略する。

> 【0063】図18(a)乃至(c)は、図17におけ 20 るそれぞれ X7-X7 線、X8-X8 線、及び X9-X9 線に沿 った方向の断面図である。バルク領域の構造は上記第1 の実施形態と同様であるので説明は省略し、ことではSO N領域についてのみ説明する。

> 【0064】図示するように、シリコン基板10には部分 的にSON構造が設けられている。すなわち、シリコン基 板10の一部領域上には空洞領域40が設けられている。と の空洞領域40を介在して、シリコン基板10上に半導体層 41が設けられている。半導体層41は例えばシリコン層で あり、以後SON層と呼ぶ。このように、シリコン基板10 30 上の空洞領域40及びSON層41を含むSON構造が設けられた 領域がSON領域である。SON層40は、空洞領域40公よって シリコン基板10と電気的に分離されている。従って、図 2で説明したような、シリコン基板10とSOI層12との間 にBOX層11を有するSOI構造と同様の効果が得られる。SO N領域には、索子領域AA21乃至AA23が設けられており、 各素子領域AA21乃至AA23は素子分離領域STIによって取 り囲まれている。なお、SOI領域内の素子分離領域STI は、シリコン基板10亿達するようにして形成されてい る。

> 【0065】 索子領域AA21乃至AA23にはMOSトランジス タTR21乃至TR23がそれぞれ設けられている。索子領域AA 21乃至AA23内に設けられたMOSトランジスタTR21乃至TR2 3は、ソース・ドレイン領域、及びゲート電極をそれぞ れ有している。MOSトランジスタTR21、TR22のソース領 域14u、14v、ドレイン領域15u、15vは、空洞領域40kC達 するようにして設けられている。そしてMOSトランジス タTR21、TR22のゲート電極16u、16vは、それぞれソース 領域14uとドレイン領域15uとの間、及びソース領域14u とドレイン領域15vとの間のSON層41上に、図示せぬゲー 50 ト絶縁膜を介在して設けられている。MOSトランジスタT

R23についても、図示せぬソース・ドレイン領域が素子 領域AA23内のSON層41表面に互いに離隔して設けられて いる。そして、ソース・ドレイン領域間のSON層41上 に、図示せぬゲート絶縁膜を介在してゲート電極16wが 設けられている。

17

【0066】累子領域AA22、AA23は、バルク領域とSON 領域との境界から、安全距離は、だけ離隔して配置され ている。他方、素子領域AA21は、安全距離d2'以下の距 離れ、だけ離隔して配置されている。但し、MOSトラン ジスタTR21のチャネル領域が、境界から安全距離d2'以 10 上、離隔しているととは言うまでもない。

【0067】以上のように、部分的にSON構造を有する 半導体装置であっても、上記第1の実施形態で説明した 効果を得ることが出来る。すなわち、SON領域において は、ソース・ドレイン領域15u、15wは、SON層41の底面 に達するように設けられている。従って、ソース・ドレ イン領域15u、15w底部に応力が生じたとしても、リーク 電流は流れようがない。そのため、応力についてはチャ ネル領域についてのみ効力すれば足りるため、素子領域 をバルク領域とSOI領域との境界に近接するように配置 出来、デッドスペースを削減することが出来る。なお、 SON層41が空洞領域40上に設けられることから、バルク 領域内及びバルク領域とSON領域との境界部の素子分離 領域STIと、SON領域内の素子分離領域STIとは、別個の 工程で製造することが望ましい。勿論、バルク領域内の 素子分離領域STIと境界部の素子分離領域STIとが同一の 製造工程で形成されることは構わない。

【0068】なお、上記第1の実施形態だけでなく、第 2、第3の実施形態に係る半導体装置が、部分的にSON · 構造を有していても良い。すなわち、図7、図8

- (a)、(b)、図11乃至図16において、SOI領域 がSON領域であっても良い。この場合には、図8
- (a)、(b)、及び図15におけるBOX層11の代わり に空洞領域を設け、SOI層12の代わりにSON層を設ければ 良い。

【0069】上記のように、本発明の第1乃至第4の実 施形態に係る半導体装置によれば、応力による特性変化 を防止できる半導体装置を提供できる。

【0070】なお、上記第1乃至第3の実施形態におい て、図面ではバルク領域とSOI領域との境界を両者の間 にある索子分離領域STIの中心にあるように示してい る。しかし、バルク領域とSOI領域との境界とは、図9 (a) 乃至(c) 及び図10(a) 乃至(c) に示すよ うに、あくまで、部分SOI構造を作成した段階でのBOX層 11端部である。このことはSON構造の場合でも同様であ る。更に、バルク領域及びSOI領域における安全距離d 2、 62'は、同一の場合もあれば、異なる値を取る場合 も考え得る。更に、上記実施形態では、シリコン層13の 上面とSOI層12の上面とが同一平面上に在る場合を例に 挙げて説明したが、製造方法によっては、両者が異なる 50 【図10】この発明の第1、第2の実施形態の第2変形

平面上にあっても良い。勿論、シリコン層13の上面とSO N層41の上面とが異なる平面上にあっても良い。またシ リコン暦13の底面と80x暦11の底面とが異なる平面上に あっても良いし、シリコン層13の底面と空洞領域40の底 面とが異なる平面上にあっても良い。更に、第2、第3 の実施形態を組み合わせて、DRAMセルをシリコン基板10 と同一導電型及び同電位のウェル領域上に形成しても良 い。また、上記実施形態ではDRAW混載型のシステムLSI を例に挙げて説明したが、DRAMに限らず、例えばSRAM(S tatic RAM)やフラッシュメモリ、またはFerroelectric RAM等を有する半導体装置であっても良い。

【0071】なお、本願発明は上記実施形態に限定され るものではなく、実施段階ではその要旨を逸脱しない範 囲で種々に変形することが可能である。更に、上記実施 形態には種々の段階の発明が含まれており、開示される 複数の構成要件における適宜な組み合わせにより種々の 発明が抽出されうる。例えば、実施形態に示される全構 成要件からいくつかの構成要件が削除されても、発明が 解決しようとする課題の欄で述べた課題が解決でき、発 明の効果の欄で述べられている効果が得られる場合に は、この構成要件が削除された構成が発明として抽出さ れうる。

[0072]

20

30

【発明の効果】以上説明したように、この発明によれ は、応力による特性変化を防止できる半導体装置を提供 出来る。

【図面の簡単な説明】

【図1】との発明の第1の実施形態に係る半導体装置の

【図2】との発明の第1の実施形態に係る半導体装置の 断面図であり、(a)図は図1におけるx1-x1' 線、

(b)図はX2-X2'線、(c)図はX3-X3'線に沿った断 面図。

【図3】MOSトランジスタの断面図。

【図4】バルク領域とSOI領域との境界からの距離と応 力との関係を示すグラフ。

【図5】 この発明の第1の実施形態に係る半導体装置の 断面図。

【図6】バルク領域とSOI領域との境界からの距離と関 40 値電圧の変化量との関係を示すグラフ。

【図7】 この発明の第2の実施形態に係る半導体装置の 平面図。

【図8】 この発明の第2の実施形態に係る半導体装置の 断面図であり、(a)図は図7におけるX4-X4 線、

(b)図はXS-XS'線に沿った断面図。

【図9】この発明の第1、第2の実施形態の第1変形例 に係る半導体装置の製造方法を示しており、(a)図乃 至(c)図はそれぞれ半導体装置の第1乃至第3の製造 工程の断面図。

例に係る半導体装置の製造方法を示しており、(a)図 乃至(c)図はそれぞれ半導体装置の第1乃至第3の製造工程の断面図。

19

【図11】 この発明の第1、第2の実施形態の第3変形例に係る半導体装置の平面図。

【図12】 この発明の第1、第2の実施形態の第4変形例に係る半導体装置の平面図。

【図13】 この発明の第3の実施形態に係る半導体装置の平面図。

【図14】図13の一部領域の拡大図。

【図15】図13におけるX6-X6 線に沿った断面図。

【図16】 この発明の第3の実施形態の変形例に係る半 導体装置の断面図。

【図17】 この発明の第4の実施形態に係る半導体装置の平面図。

【図18】 この発明の第4の実施形態に係る半導体装置の断面図であり、(a)図は図17におけるX7-X7

線、(b)図はX8-X8'線、(c)図はX9-X9'線に沿った断面図。

【符号の説明】

10…シリコン基板

11…80X個

12…SOI層

*13、20…シリコン層

14、14a、14b、14d、14e、14g~14j、14r、14s、14u、1 4v··ソース領域

15、15a、15b、15d、15e、15g~15j、15r、15s、15u、1 5v···ドレイン領域

16、16a~16w…ゲート電極

17…チャネル領域

18、27 …ウェル領域

19…マスク材

10 21…トレンチ

22…キャパシタ絶縁膜

23…カラー酸化膜

24…ストレージノード電極

25、26…導電膜

27…ブレート電極

28…ゲート絶縁膜

29…絶縁膜

30、32…層間絶縁膜

31…コンタクト領域


20 40…空洞領域


41…SON層


42…素子分離領域


*


【図2】





















【図11】











【図18】





フロントページの続き

(51)Int.Cl.'		識別記号	F I	テーマコード(参考)		
H01L	27/08	3 3 1	H01L	21/76	D	
	27/088			29/78	626C	
	27/10	461			621	
	27/108			27/10	6 2 5 A	
	29/786			21/76	Α	
(72) FMH +/	or m /h		(72) 2 3.00 ±	一声 白棚		

(72)発明者 新田 伸一

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

(72)発明者 永野 元

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

(72)発明者 水島 一郎

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

(72)発明者 親松 尚人

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

(72)発明者 南 良博

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

(72)発明者 宮野 信治

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

(72)発明者 藤井 修

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

F ターム(参考) 5F032 AA07 AA35 AA44 AA82 AC02 BA03 BA05 CA17 DA16 DA22 DA43 5F048 AA04 AA07 AB01 AC01 BA01 BA09 BA16 BB01 BC01 BC11 BC18 BE03 BC06 BC14 5F083 AD17 HA02 NA01 PR43 PR45 PR53 PR55 ZA12 ZA28 5F110 AA08 BB03 BB06 CC02 DD05 DD13 DD30 EE37 NN62 NN74

NN77

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.